PGL12G

PGL12G เป็นผลิตภัณฑ์ FPGA ที่ใช้พลังงานต่ําและมีประหยัด

I. ปริมาตรพื้นฐาน

• กระบวนการ: ใช้เทคโนโลยี CMOS ขนาด 40nm เป็นหน่วยกระบวนการที่มีความวัยรุ่นและใช้พลังงานต่ํา
• ความดันแกน: ต่ําสุด 1.1V ส่งผลให้การลดพลังงานเพิ่มขึ้น

II. ลักษณะของ IO

• จํานวน User IO: รองรับถึง 308 User IO เพื่อตอบสนองความต้องการของการออกแบบที่ซับซ้อน
• มาตรฐานความดัน: รองรับมาตรฐานความดันหลายอย่างรวมถึง 1.2V, 1.5V, 1.8V, 2.5V และ 3.3V, ปรับตัวให้กับอินเตอร์เฟสและความต้องการวงจรต่างๆ
• มาตรฐานอินเตอร์เฟส: รองรับกับมาตรฐานอินเตอร์เฟสหลายแบบ เช่น HSTL, SSTL, mipiD-PHY, LVDS, MINI-LVDS, SUB-LVDS, SLVS, TMDSรับรองความสอดคล้องกับอุปกรณ์ล้อมต่าง ๆ และอุปกรณ์เก็บข้อมูล.

III โมดูลโลจิกที่สามารถตั้งค่าได้ (CLMs)

• โครงสร้าง: CLM แต่ละตัวประกอบด้วย LUT5s (Look-Up Tables) หลายฟังก์ชัน 4 ตัว และเรจิสเตอร์ 6 ตัว ซึ่งให้ความสามารถในการตั้งค่าโลจิกที่ยืดหยุ่น
• คุณสมบัติ: รองรับกลยุทธ์คณิตศาสตร์การพกพา-ดูหัวที่รวดเร็ว, รูปแบบ RAM แบ่งปัน, และโซ่แคสเคด, เสริมความสามารถในการคํานวณและการประมวลผลข้อมูลของ FPGA.

IV. แหล่งความจํา

• DRM (Dedicated RAM Modules): ให้พื้นที่ในการเก็บข้อมูล 18Kb สามารถตั้งค่าเป็น 2 บล็อก 9Kb ที่เป็นอิสระแรมแบบง่าย dual-port, ROM และ FIFO mode ตอบโจทย์ความต้องการในการเก็บข้อมูลที่หลากหลาย
• แหล่งจําหน่าย RAM และ Block RAM: ให้บริการจํานวนหนึ่งของ แหล่งจําหน่าย RAM และแหล่งจําหน่าย RAM สําหรับการเก็บข้อมูลชั่วคราวและการดําเนินงานฟังก์ชันโลจิกที่ซับซ้อน

V. แหล่งทรัพยากรหลัก

• เครื่องควบคุมความจํา (HMEMC): เครื่องควบคุมความจําที่บูรณาการสําหรับการแลกเปลี่ยนข้อมูลอย่างมีประสิทธิภาพกับอุปกรณ์ความจําภายนอก
• Analog-to-Digital Converter (ADC): โมดูล ADC ที่บูรณาการสําหรับการแปลงสัญญาณแอนาล็อกเป็นสัญญาณดิจิตอล เหมาะสําหรับการใช้งานที่ต้องการการประมวลสัญญาณแอนาล็อก

VI. ลักษณะอื่น ๆ

• Configuration Modes: รองรับหลายรูปแบบในการตั้งค่าแบบยืดหยุ่นตามความต้องการของผู้ใช้
• คุณสมบัติความปลอดภัย: ให้บริการการเข้ารหัส bitstream และฟังก์ชัน Device ID (UID) เพื่อปกป้องการออกแบบของผู้ใช้